RISC-V: hardware non completamente open source

RISC-V è un instructruction set (ISA) basato sull’utilizzo di reduced instruction set compute (RISC per l’appunto), una metodologia che prevede la progettazione di microprocessori utilizzando un’architettura più semplice per permettere l’esecuzione di set di istruzioni in tempi più rapidi.

RISC-V ha riscosso particolare interesse nel mondo dell’open source, sia hardware che software, visto che può essere utilizzato liberamente per qualunque progetto consentendo a chiunque di progettare, produrre e commercializzare processori basati su questa architettura.

Purtroppo, nonostante ISA sia davvero completamente aperto, le implementazioni di RISC-V lo sembrerebbero un po’ meno.

Queste perplessità arrivano direttamente da Ron Minnich, a capo del progetto Coreboot, che da una decina di anni è impegnato per cercare di sostituire i firmware BIOS/UEFI proprietari con uno open.

Il suo commento, in particolare, si riferisce alla board HiFive Unleashed presentata settimana scorsa:

All this said, note that the HiFive is no more open, today, than your
average ARM SOC; and it is much less open than, e.g., Power. […] Open instruction sets do not necessarily result in open implementations. An open implementation of RISC-V will require a commitment on the part of a company to opening it up at all levels, not just the instruction set.

Ad oggi, HiFive, non è più aperto del vostro ARM SOC medio; ed è molto meno aperto, ad esempio, dei Power. Instruction set aperti non significano implemetazioni aperte. Un’implementazione open di RISC-V richiederà impegno da parte della società per aprirsi su diversi livelli, non solo a livello di instruction set.

Conclude infine augurandosi che altri produttori lavoreranno su ulteriori implementazioni di RISC-V, stavolta open sul serio!

Tags: , ,